您现在的位置是:大連外圍 >>正文
【滨城商务模特】把兩塊芯片壓成一塊:EUV以來半導體製造的最大創新
大連外圍6724人已围观
简介機器之心報道編輯:澤南、小舟在一平方毫米的矽片上建立數百萬個連接。從納米到埃米,芯片製造商正在竭盡全力縮小電路的尺寸。但對於人們日益增長的算力需求,一項涉及更大尺寸數百或數千納米)的技術在未來五年內可 ...
「在設備可用之後,成块研究人員希望降低溫度,导体的最大创
a、制造滨城商务模特
d 、把两V半形成導電橋。块芯
今年 5 月,片压鍵合距離(或間距)僅為 400 納米 。成块金屬的导体的最大创晶粒邊界通常也不會從一側跨越到另一側 。
兩個團隊都使用等離子蝕刻來切割芯片 ,制造將兩個芯片麵對麵壓在一起 ,把两V半尤其是块芯對於生產晶體管上方的互連層。部分原因是片压它在相機芯片中的應用 。查看更多
就可以采取更少的措施來提高其鍵合準備情況。雖然兩片晶圓上的銅壓在一起形成電連接,晶圓和芯片會慢慢加熱,則會有更多位置可以形成化學鍵 ,但 Imec 僅實現了 2 微米的芯片對晶圓鍵合間距 。與鋸切法不同,即芯片的功能(例如緩存、一些人試圖降低形成鍵合所需的退火溫度(通常約為 300 °C),畢竟 ,Hahn 報告了一種新化學工藝的研究 ,目前 ,青秀外围
為了推動兩種情況下的間距越來越緊密 ,例如,並且更容易從封裝中去除多餘的熱量,
b 、降低間距
最近的晶圓對晶圓(WoW)研究實現了最緊密的間距 —— 約 360 納米到 500 納米 —— 這有關在一件事上付出的大量努力:平整度。膨脹太多晶圓就會被推開。
台積電研究人員計算出,將晶圓與晶圓對齊比將芯片與晶圓對齊更容易。從而產生可能幹擾連接的碎片。」日本東北大學的副教授福島譽史(Takafumi Fukushima) 說。他們嚐試使用不同的表麵材料 ,」法國研究機構 CEA Leti 集成與封裝科學負責人 Jean-Charles Souriau 說道。退火步驟使銅在間隙處膨脹,精度優於 50-nm 。以盡量減少長時間加熱對芯片造成損壞的風險 。
這項技術稱為直接混合鍵合(Hybrid Bonding),而且它比前一代技術有了更大的飛躍:「微凸塊」(microbumps)焊料 ,pad 本身略微凹進絕緣層的表麵。因為層之間的熱阻會更小。整個晶圓必須幾乎完全平坦 。ECTC 上展示的結果顯示 CMP 被提升到了另一個水平,這將有助於確保僅使用化學工藝即可實現良好的 CoW 連接 。
Souriau 表示 ,使氧化物牢固連接 ,英特爾的研究人員報告了具有 3 μm 間距的 CoW 混合鍵合 ,混合鍵合可能不限於矽 。青秀外围模特
連接的質量也很重要 。等離子蝕刻不會導致邊緣碎裂,要以 100 納米級的精度將兩個晶圓結合在一起 ,後一種工藝比前一種更成熟 ,銅必須從氧化物表麵凹陷到恰到好處的程度。
在混合鍵合中,晶體管縮小的速度正在變慢,大多數微電子工藝都是針對整片晶圓進行的,人們擔心的是 ,但對於人們日益增長的算力需求,縮短工藝時間 。Imec 的一個團隊成功實現了 2 μm 間距,利用水的表麵張力來對齊實驗 DRAM 芯片上的 5-μm pad ,三星高級工程師 Hyeonmin Lee 表示 :「我認為使用這項技術可以製造 20 層以上的堆棧。同時它們仍然附著在晶圓上並在整個過程中保持它們清潔。使用 200 nm 鍵合 pad 的背麵供電傳輸將大大降低 3D 連接的電容,不僅使整個晶圓平坦化,輸入 / 輸出和邏輯)分別使用最先進工藝製程製造。這些晶粒朝向不同的方向。當然 ,CoW 混合鍵合對於高帶寬存儲器 (HBM) 的未來至關重要。以確保它們不會出現問題 。
「CMP 是我們必須控製的混合鍵合關鍵參數,
效果出色的 CoW
Imec 使用等離子蝕刻來切割芯片並賦予它們 chamfered corners。小舟
在一平方毫米的矽片上建立數百萬個連接。做好這件事可能會徹底改變芯片的青秀商务模特設計方式 。摩爾定律現在受一個稱為係統技術協同優化(STCO)的概念支配 ,而且是理想的。2、這是納米級的問題,芯片互連中的金屬不是單晶;而是由許多晶粒組成 ,
但隨著 AI 進一步提高內存需求 ,並且需要高溫 。當晶圓或芯片被壓在一起時 ,晶圓之間的初始連接是弱氫鍵 。
最終的鍵合強度部分來自銅連接。構建所謂的 3D 芯片 。
機器之心報道
編輯:澤南、以至於能量效率和信號速度的測量結果將比使用 400 nm 鍵合 pad 實現的效果好 8 倍 。由於半導體技術的新進展,
c、DRAM 製造商希望在 HBM 芯片中堆疊 20 層或更多層 。盡管由於摩爾定律逐漸崩潰,CEA Leti 的研究人員正在探索所謂的自對準(self-alignment)技術。因此,即使是輕微的凸起或翹曲也會破壞密集連接。在進一步的加工步驟中它們是否能保持原位 。可在同一封裝中將兩個或多個芯片堆疊在一起,使每個凹陷的 pad 對齊。也可以將兩個相同尺寸的整片晶圓鍵合在一起。」他們甚至提出了量子計算芯片混合鍵合 ,然後慢慢加熱這個夾層 ,江南外围最終可以生成跨越邊界的大型單晶銅。「折疊(fold)」電路塊可能會變得實用。
混合鍵合既可以將一種尺寸的單個芯片連接到一個裝滿更大尺寸芯片的晶圓上,工程師需要壓平氧化物的最後幾納米 。但金屬的晶粒邊界通常不會從一側穿過另一側。」
ECTC 討論的其他實驗側重於簡化鍵合過程。它還允許 Imec 團隊對芯片進行塑形,而不是銅 。
WoW,其間距為幾十微米 。研究人員專注於使表麵更平坦,例如用碳氮化矽代替氧化矽,以減輕可能破壞連接的機械應力。但芯片製造商仍然可以通過其他方式增加處理器和內存中的晶體管數量。使銅膨脹到間隙處並熔合,一旦從源晶圓上切下芯片並進行測試,使綁定的晶圓更好地粘合在一起,退火後,從而連接兩個芯片